Сайт радиолюбителей Республики Коми.
Снижение пульсаций стабилизированного блока питания.
На главную Главная

Радиолюбители, сталкивающие с повышенной пульсацией в транзисторном блоке питания стараются выходить из этой ситуации самыми различными способами уже исходя из собственного опыта. Автор столкнулся с такой проблемой при проектировании транзисторного УМ для усиления НЧ-сигналов [1]. Он постарался выйти из этой ситуации примерно таким же способом, т.е. используя свой опыт в конструировании.

В результате получился стабилизатор напряжения с небольшими доработками и изменениями. Автору удалось снизить до 1 мВ напряжение пульсаций стабилизированного блока питания постоянного тока с выходным током до 1А и напряжением 4,5...14В. Принципиальная схема стабилизатора напряжения приведена на рис.1.

Рис.1.

Автор в стандартный стабилизатор последовательного типа с регулирующим транзистором VT1, источником опорного напряжения на VD1 и дифференциальным УПТ на ОУ DA добавил конденсатор С1 и делитель напряжения RP1R2, посредством которых часть пульсаций выходного напряжения подается в инвертирующий вход ОУ. Последний инвертирует пульсации и в противофазе передает их на базу VT1, таким образом, компенсируя их и снижая в десятки раз. Каскад на VT2 обеспечивает защиту блока от КЗ или токовых перегрузок.

Используя такую доработку в других аналогичных стабилизаторах для применения в различных радиолюбительских конструкциях, автору удавалось существенно снижать уровень пульсаций на выходе стабилизатора напряжения.

Богомил Лесков

Литература:

1. Радио, телевизия, електроника - 11-12/97, с. 13, 14

На главную Главная
Rambler's Top100 Rambler's Top100 Рейтинг ресурсов УралWeb
Hosted by uCoz