На рис. 1 изображена блок-схема ИМС. Каждый из 32- ступенчатых {рис.2) цифровых переменных резисторов имеет отвод ТР1/ ТР2для цепи тонкомпенсированной регулировки громкости.
Управление ключами SO - S3! (рис.2) - параллельное в обоих каналах. Оно выполняется сигналами низкого уровня на выводах UP (увеличение громкости) /DOWN (уменьшение), передающими импульсы от встроенного генератора на счетчик-декодер.
Соответствие номера шага и уровня затухания приведено в табл. 1 (данные для случая, когда вывод ТР1/ТР2 соединен с землей резистором 3,9 кОм, рис.4, правая часть).
В микросхему также встроен 3-разрядный ЦАП D-A CONVERTER (R-2R, рис.3), постоянное напряжение на выходе которого (выв. 11) связано с текущим состоянием согласно табл.2.
Низкий уровень на выводе 9 INT принудительно устанавливает цифровые потенциометры на 22-й шаг с затуханием - 46 дБ - режим, рекомендуемый для кратковременной инициализации при включении.
Низкий уровень на выводе 10 INH переводит устройство в режим “приглушенного сохранения” с микропотреблением (0,01 мкА) и запоминанием (которое поддерживается вплоть до минимального напряжения VDD - 2 В) последнего состояния.
Типовая схема включения показана на рис.4. Левый канал сконфигурирован резистором R=8,2 кОм и конденсаторами С1 = 1500 пф, С2=0,1 мкФ как тонкомпенсированный регулятор громкости (семейство АЧХ - на рис.5, зависимость коэффициента гармоник от выходного напряжения при разных напряжениях питания - на рис.в), а правый канал - как простой регулятор громкости (табл.1).
