Сигнал PG, наряду с четырьмя выходными напряжениями питания системного блока, является стандартным выходным параметром ИБП.

Наличие этого сигнала является обязательным для любого блока, соответствующего стандарту IBM (а не только блоков, построенных на основе микросхемы TL494). Однако в компьютерах класса XT этот сигнал иногда не используется.

В ИБП встречается большое разнообразие вариантов схем выработки сигнала PG. Условно все разнообразие схем можно разделить на две группы: однофункциональные и двухфункциональ-ные.

Однофункциональные схемы реализуют только функцию задержки появления разрешающего запуск процессора сигнала PG Н-уровня при включении ИБП.

Двухфункциональные схемы, кроме вышеуказанной функции, реализуют еще и функцию упреждающего перехода сигнала PG в неактивный низкий уровень, запрещающий работу процессора при выключении ИБП, а также в случаях возникновения различного рода аварийных ситуаций, прежде чем начнет уменьшаться питающее цифровую часть системного модуля напряжение +5В.

Большинство схем выработки сигнала PG являются двухфункциональными, но при этом они являются более сложными, чем схемы первого типа.

При включении блока в сеть срабатывает схема пуска и на шине Uref появляется опорное напряжение +5,1В от внутреннего источника микросхемы TL494. Выходное напряжение +5В еще отсутствует.

Поэтому делитель обратной связи R25, R24 еще не запитан (потенциал вывода 1 микросхемы равен 0В).

Делитель же, дающий опорный уровень на выводе 2 микросхемы, уже запитан напряжением Uref.

Поэтому выходное напряжение усилителя ошибки минимально (на выводе 3 потенциал около 0В), а запитанный по коллектору тем же напряжением Uref транзистор Q7 открыт и насыщен током базы, протекающим по цепи: Uref - R36 - э-б Q7 - R31 - внутренние цепи TL494 - "корпус".

Рис. 49. Принципиальная электрическая схема одного компаратора ИМС LM339.

Потенциал неинвертирующего входа компаратора 1 микросхемы IC2 (LM339N) равен 0, и, т.к. на инвертирующем входе его присутствует положительный потенциал с резистора R42 делителя R35, R42 в цепи Uref, сам компаратор будет находиться в состоянии 0В на выходе (выходной транзистор компаратора открыт и насыщен).

Поэтому сигнал PG имеет L-уровень и запрещает работу процессора.

Далее начинает появляться выходное напряжение +5В по мере зарядки выходных конденсаторов большой емкости.

Поэтому выходное напряжение усилителя ошибки DA3 начинает возрастать, а транзистор Q7 закрывается. Вследствие этого начинает заражаться задерживающая емкость С16. Ток зарядки протекает по цепи: Uref - R36 - С16 - "корпус".

Рис. 50. Схема образования сигнала PG в ИБП GT-200W.

Как только напряжение на С16 и на неинвертирующем входе компаратора 1 (вывод 7 IC2) достигнет опорного уровня на инвертирующем входе его (вывод 6 IC2), выходной транзистор компаратора закроется. ПОС, которой охвачен компаратор 1 (резистор R34), обуславливает наличие гистерезиса на передаточной характеристике этого компаратора.

После включения ИБП в сеть и срабатывания схемы пуска появляется опорное напряжение Uref. Выходные напряжения блока еще отсутствуют. Поэтому микросхема IC2 и транзистор Q3 еще не запитаны. Транзистор Q4, с коллектора которого снимается сигнал PG, открыт, т.к. запитан его базовый делитель. Ток базы протекает по цепи: Uref - R34 - R35 - б-э Q4 - "корпус".

Поэтому PG имеет L-уровень. Кроме того, с шины Uref происходит заряд конденсатора С21 по цепи: Uref - R29 - С21 - "корпус".

С появлением выходных напряжений блока с шины +12В через фильтр развязки R38, С24 запитываются микросхема IC2 и транзистор Q3. С шины +5В запитывается по коллектору полным напряжением транзистор Q4. При этом происходят следующие процессы.

На инвертирующий вход контролирующего компаратора начиная с момента включения блока поступает несглаженное выпрямленное двухпо-лупериодной схемой D5, D6 напряжение со вторичной обмотки 3-4-5 специального трансформатора Т1. Это пульсирующее напряжение с амплитудой около 15В подается на инвертирующий вход компаратора 2 через звено амплитудного ограничения R24, ZD1 (стабилитрон на 11В) и резистивный делитель R25, R26. Так как амплитуда импульсов после ограничения и деления все же остается большей, чем уровень опорного напряжения на неинвертирующем входе компаратора 2, то каждым импульсом и почти на все время его действия компаратор 2 переводится в состояние 0В по выходу (выходной транзистор компаратора будет открыт). Поэтому за несколько импульсов конденсатор задержки С21 разряжается практически до 0В. Поэтому компаратор 1 переключается по выходу в состояние 0В, т.к. напряжение на неинвертирующем входе его определяется уровнем напряжения на конденсаторе С21. В результате транзистор Q3 запирается нулевым смещением. Запирание Q3 приводит к зарядке второго задерживающего конденсатора С23 по цепи: +12В - R38 - R32 - R33 - С23 - "корпус".

Так как на шине +5В уже присутствует полное напряжение, a Q4 заперт, то сигнал PG становится Н-уровия.

При выключении блока из сети сразу же перестает поступать выпрямленное напряжение со вторичной обмотки 3-4-5 TL и схемы выпрямления D5, D6. Поэтому компаратор 2 сразу переключается, его выходной транзистор закрывается. Далее начинает заряжаться от Uref через R29 емкость задержки С21. Этим предотвращается срабатывание схемы при случайных кратковременных провалах сетевого напряжения. Когда С21 зарядится до половины напряжения Uref, компаратор 1 переключится. Его выходной транзистор закроется. Тогда откроется транзистор Q3 током базы, протекающем по цепи: +12В - R38 - R31 -D21 - б-э Q3 - "корпус".

Потенциал инвертирующего входа компаратора 3 станет быстро уменьшаться со скоростью разряда С23. Поэтому компаратор 3 переключится, выходной транзистор его закроется, и базовый делитель для Q4 оказывается запитан с шины

Рис. 51. Схема образования сигнала PG в ИБП "Appis".

Uref. Поэтому Q4 откроется до насыщения, а сигнал PG станет L-уровня, предупреждая цифровую часть системного блока о предстоящем исчезновении питающих напряжений.

Таким образом, в данной схеме датчиком состояния блока (включен/выключен) является наличие или отсутствие трансформированного сетевого напряжения (через трансформатор Т1), а схема является двухфункциональной.

В блоке питания KYP-150W применена схема выработки сигнала PG с применением двух компараторов микросхемы LM339N (рис. 52).

В данной схеме датчиком состояния блока является уровень вспомогательного напряжения питания Upom микросхемы TL494.

Схема работает следующим образом. При включении ИБП в сеть срабатывает схема пуска, в результате чего на шине Upon появляется напряжение, которым запитывается управляющая микросхема TL494. Как только Upom достигнет уровня порядка +7В, микросхема запускается и на выводе 14 ее появляется выходное напряжение внутреннего опорного источника Uref=+5B. Выходные напряжения блока еще отсутствуют. Микросхема IC2 (LM339N) запитывается напряжением Uref по выводу 3.

Когда Upom достигнет уровня около +12В, "пробивается" стабилитрон ZD1, и на резисторе R34 появляется падение напряжения, которое увеличивается с ростом Upom. Когда падение на R34 достигнет уровня опорного напряжения на резисторе R48 делителя R51, R48 в цепи Uref, компаратор 2 микросхемы IC2 установится в состояние Н-уровня по выходу (выходной транзистор его закроется). Поэтому окажется заперт диод D22. Начинается заряд задерживающей емкости С15 по цепи: Uref - R49 - С15 -" корпус"

Рис. 52. Схема образования сигнала PG в ИБП KYP-150W (TUV ESSEN FAR EAST CORP.).

При выключении блока из сети первым начинает исчезать напряжение Upom, т.к. накопительные конденсаторы, поддерживающие напряжение на шине Upom, имеют небольшую емкость.

Как только падение напряжения на резисторе R34 станет ниже опорного уровня на резисторе R48, компаратор 2 микросхемы IC2 переключится.

Выходной транзистор его откроется, и через него и диод D22 быстро разрядится емкость задержки С15.

Разряд происходит почти мгновенно, т.к. в цепи протекания тока разряда отсутствует ограничительное сопротивление. Сразу вслед за этим переключится и компаратор 1 микросхемы IC2. ПОС через диод D21, охватывающая компаратор 1, обуславливает наличие гистерезиса на переходной характеристике компаратора.

Рис. 53. Схема образования сигнала PG в ИБП GT-150W.

Таким образом, данная схема является двухфункциональной.

В ИБП GT-150W используется схема выработки сигнала PG, реализующая только функцию задержки при включении (рис. 53).

Таким образом схемы образования сигнала PG можно классифицировать по физическому принципу, заложенному в основу их построения:

• схемы, построенные на основе контроля уровня и наличия переменного напряжения сети на входе блока;

• схемы, построенные на основе контроля уровня вспомогательного напряжения питания управляющей микросхемы Upom.

• схемы, построенные на основе контроля наличия импульсного переменного высокочастотного напряжения на вторичной стороне силового импульсного трансформатора.

Рассмотрим один из вариантов реализации схемы последнего типа, которая используется, например, в схеме ИБП HPR-200 (рис. 54). В основу построения этой схемы заложена идея контроля за наличием переменного импульсного напряжения на вторичной обмотке силового импульсного трансформатора Т1. Схема работает следующим образом.

К моменту, когда потенциал шины +5В достигает минимального уровня питания микросхемы IC1 (+2В), этот конденсатор окажется заряженным. Поэтому компараторы микросхемы устанавливаются в следующее состояние:

• компаратор А - выходной транзистор закрыт, т.к. потенциал неинвертирующего входа выше потенциала на инвертирующем входе;
• компаратор В - выходной транзистор открыт, т.к. потенциал неинвертирующего входа ниже потенциала на инвертирующем входе.

Такое распределение потенциалов обусловлено номиналами резисторов, подключенных ко входам компараторов.

Сигнал PG, снимаемый с коллекторной нагрузки R11 выходного транзистора компаратора В, равен 0В и запрещает запуск процессора. Тем временем идет процесс подзаряда накопительных конденсаторов С4, С5 и потенциал шины +5В растет. Поэтому протекает ток заряда конденсатора СЗ по цепи: шина +5В - R9 - R8 - СЗ - "КООПУС".

Напряжение на конденсаторе СЗ, а значит, и на неинвертирующем входе компаратора В, растет.

Это возрастание происходит до тех пор, пока потенциал неинвертирующего входа компаратора В не начнет превышать потенциал его инвертирующего входа.

Как только это произойдет, компаратор В переключится, выходной транзистор его закроется. Напряжение на шине +5В достигает к этому моменту номинального уровня.

Поэтому сигнал PG становится сигналом высокого уровня и разрешает запуск процессора. Таким образом, емкость конденсатора СЗ обуславливает задержку при включении.

При выключении ИБП из сети исчезает переменное импульсное напряжение на вторичной обмотке 3-5 Т1. Поэтому конденсатор С1 малой емкости быстро разряжается, и напряжение на неинвертирующем входе компаратора А быстро уменьшается до 0В.

Потенциал инвертирующего входа компаратора В еще положителен за счет заряда на конденсаторе С2. Поэтому компаратор В переключается, выходной транзистор его открывается и сигнал PG становится сигналом низкого уровня, инициализируя сигнал системного сброса RESET, прежде чем уменьшится ниже допустимого уровня питающее логические микросхемы напряжение +5 В.

Компараторы А и В охвачены положительными обратными связями с помощью резисторов R7 и R10 соответственно, что ускоряет их переключение.

Рис. 55. Схема образования сигнала PG в ИБП SP-200W.

Прецизионный резистивный делитель R5, R6 задает опорный уровень напряжения на инвертирующих входах компараторов А и В в номинальном режиме работы.

Конденсатор С2 необходим для поддержания этого опорного уровня после выключения ИБП из сети.

В заключение этого раздела приведем еще один вариант реализации схемы образования сигнала PG (рис. 55).

Схема является однофункциональной, т.е. реализует только задержку появления разрешающего сигнала PG при включении ИВП в сеть.

Напряжение на конденсаторе С31 плавно возрастает. Пока это напряжение не достигает порогового уровня опрокидывания схемы на транзисторах Q10, Q11, эта схема находится в состоянии, при котором транзистор Q10 закрыт, а транзистор Q11 открыт током базы, который протекает с выходной шины канала +5В под воздействием растущего напряжения на конденсаторах этой шины: шина +5В - R41 -б-э Q11 - "корпус".

Поэтому сигнал PG, снимаемый с коллектора Q11 равен 0В, и запрещает запуск процессора. Тем временем растущее напряжение на конденсаторе С31 прикладывается к базовому делителю R43, R44 транзистора Q10. К моменту достижения выходными напряжениями ИБП номинальных уровней напряжение на С31 достигнет уровня, достаточного для возникновения лавинообразного процесса взаимного изменения состояний транзисторов Q10, Q11 (благодаря наличию ПОС). В результате транзистор Q10 окажется открыт до насыщения, а транзистор Q11 закрыт. Поэтому сигнал PG станет сигналом высокого уровня и запуск процессора будет разрешен. Диод D20 служит для быстрой разрядки конденсатора С31 после выключения ИБП из сети. При этом С31 разряжается через диод D20 и разрядный резистор выходной шины канала +5В (на схеме не показан). Кроме того в процессе работы ИБП этот диод ограничивает уровень напряжения на конденсаторе С31. Уровень ограничения составляет около +5.8В.

Кроме вышеприведенных схем выработки сигнала PG могут применяться и другие принципы построения схем, и задействоваться разное число компараторов микросхемы LM339N - от одного до четырех.